



①⑨ BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENTAMT

⑫ **Offenlegungsschrift**
⑩ **DE 42 05 959 A 1**

⑤① Int. Cl. 5:
H 04 L 7/00
H 04 L 25/38
H 04 L 12/50

(4)

DE 42 05 959 A 1


②① Aktenzeichen: P 42 05 959.3
②② Anmeldetag: 27. 2. 92
④③ Offenlegungstag: 2. 9. 93

⑦① Anmelder:
Philips Patentverwaltung GmbH, 20097 Hamburg, DE

⑦② Erfinder:
Niegel, Michael, Dipl.-Ing., 8560 Lauf, DE;
Leuschner, Helmut, Dipl.-Ing., 8500 Nürnberg, DE;
Scheffel, Klaus, Dipl.-Ing., 8500 Nürnberg, DE

⑤④ Schaltungsanordnung zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Signal

⑤⑦ Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Daten und Datenlücken enthaltenden Signal. Die Schaltungsanordnung enthält einen Vorpuffer (1) zur Zwischenspeicherung der Daten des ankommenden Signals und eine Steuerschaltung (2), die bei Erreichen eines vorgegebenen unteren Füllstandes des Vorpuffers (1) zur Einfügung von positiven Stopfdaten in das vom Vorpuffer (1) abgehende Signal und zur Lieferung von Stopfinformationen vorgesehen ist.



DE 42 05 959 A 1

Schaltungsanordnung zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Signal.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Daten und Datenlücken enthaltenden Signal.

Aus der DE-A1-39 20 391 ist eine Anpassungsschaltung bekannt, bei der ein ankommendes Signal mit einer Bitrate von 140 Mbit/s an ein abgehendes STM-1-Signal mit einer Bitrate von 155 Mbit/s angepaßt wird. Das STM-1-Signal ist nach Rahmen strukturiert und weist außer den eigentlichen Daten des ankommenden Signals, Steuerinformationen und Stopfdaten auf, die als Datenlücken bezeichnet werden. Ein STM-1-Rahmen besteht aus 270 Spalten und 9 Zeilen (pro Zeile 270 Bytes). In den Zeilen 1 bis 9, jeweils in den Spalten 1 bis 9 ist der "Section Overhead" (SOH) für Steuerungs- und Fehlererkennungsinformationen und in dem restlichen Bereich (Nutzlastbereich = Payload) Daten des ankommenden Signals, Stopfdaten und weitere Steuerinformationen untergebracht. Das ankommende 140 Mbit/s-Signal wird dabei in einem virtuellen Container VC-4 untergebracht, dessen Struktur in der CCITT-Empfehlung G 709 näher erläutert ist.

Aus dem ankommenden Signal wird ein Schreibtakt-signal abgeleitet, mit welchem die Daten des ankommenden Signals in einen Puffer geschrieben werden. Zur Auslesung der Daten wird ein lokales Taktsignal oder Lesetaktsignal verwendet. Da das Schreibtaktsignal und das Lesetaktsignal in der Frequenz und/oder in der Phase voneinander abweichen, werden Stopfdaten in das abgehende Signal hineingepackt. Die Steuerung des Schreib- und Auslesevorganges übernimmt eine Puffersteuerschaltung, die mit dem Schreibtaktsignal und dem Lesetaktsignal betrieben wird. Die Puffersteuerschaltung führt also einerseits eine Synchronisierung des ankommenden Signals auf das Lesetaktsignal und andererseits Stopfvorgänge durch, indem sie Stopfdaten an vorgegebenen Stopfstellen einfügt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die auf einfache Weise eine Synchronisation zwischen ankommenden und abgehenden Signal durchführt.

Die Aufgabe wird bei einer Schaltungsanordnung zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Daten und Datenlücken enthaltenden Signal durch folgende Merkmale gelöst: Die Schaltungsanordnung enthält

- ein Vorpuffer zur Zwischenspeicherung der Daten des ankommenden Signals und
- eine Steuerschaltung, die bei Erreichen eines vorgegebenen unteren Füllstandes des Vorpuffers zur Einfügung von positiven Stopfdaten in das vom Vorpuffer abgehende Signal und zur Lieferung von Stopfinformationen vorgesehen ist.

Die erfindungsgemäße Schaltungsanordnung enthält einen Vorpuffer und eine Steuerschaltung, welche eine Anpassung zweier digitaler Signale mit unterschiedlichen Frequenzen durchführt. In den Vorpuffer werden die Daten des Signals mit der Taktfrequenz eines

Schreibtaktsignals geschrieben. Das Schreibtaktsignal ist dabei aus dem ankommenden Signal abgeleitet worden. Die Daten werden aus dem Vorpuffer mit der Taktfrequenz eines lokalen Taktsignales oder eines Lesetaktsignales ausgelesen. Es findet also eine Synchronisation der Daten auf das Lesetaktsignal statt.

Gesteuert wird der Schreib- und Lesevorgang des Vorpuffers von einer Steuerschaltung, die bei Erreichen eines bestimmten unteren Füllstandes des Vorpuffers positive Stopfdaten in das abgehende Signal einfügt. Unter einer positiven Stopfung ist das Auslassen einer Nutzinformation an einer solchen Stelle zu verstehen, die sonst eine Nutzinformation aufweist. Ein positiver Stopfvorgang ist erforderlich, wenn die Frequenz des Lesetaktsignals größer ist als die Frequenz des Schreibtaktsignals. Es kann auch der Fall eintreten, daß die Frequenz des Lesetaktsignals kleiner ist als die Frequenz des Schreibtaktsignals. In diesem Fall muß, bevor der Vorpuffer überläuft, ein negativer Stopfvorgang stattfinden. Bei einer negativen Stopfung wird an einer solchen Stelle Nutzinformation übertragen, die sonst keine Nutzinformation trägt. Ein negativer Stopfvorgang kann nur während einer Datenlücke vorgenommen werden. Hierbei wird wenigstens in eine Datenlücke Daten eingefügt.

Die von dem Vorpuffer gelieferten Daten können einer Anpassungsschaltung zugeführt werden, die nicht mehr die Aufgabe hat, die Synchronisation der Daten auf die Lesefrequenz durchzuführen, sondern die zur Einfügung der vom Vorpuffer gelieferten Stopfdaten und gegebenenfalls weiterer Stopfdaten an den dazu vorgegebenen Stopfstellen dient. Solche Stopfstellen sind beispielsweise für STM-1-Signale mit unterschiedlichen Containern (z. B. VC-11 oder VC-3) aus der CCITT-Empfehlung G 709 zu entnehmen. Aufgrund der Synchronisation im Vorpuffer wird der Schaltungsaufwand in der Anpassungsschaltung gegenüber den bekannten Schaltungen verringert, da diese nur noch mit dem Lesetaktsignal und nicht zusätzlich mit dem Schreibtaktsignal betrieben wird (synchrone Anpassungsschaltung). Ein asynchroner Betrieb ist also nur in der einfach aufgebauten erfindungsgemäßen Schaltungsanordnung vorhanden, die nur die Anpassung zwischen Lesetakt und Schreibtakt durchführt.

Mit der erfindungsgemäßen Schaltungsanordnung können Anpassungen zwischen einem ankommenden Signal mit einer Bitrate von 140 Mbit/s an ein abgehendes STM-1-Signal oder Anpassungen beispielsweise in einer Regeneratorschaltung durchgeführt werden, die ein STM-1-Signal empfängt und welche ein STM-1-Signal abgibt.

Eine Ausführungsform der Steuerschaltung ist durch folgende Merkmale gekennzeichnet:

Die Steuerschaltung enthält einen Schreibadressengenerator, einen Leseadressengenerator, eine Subtraktionsschaltung und einen Vergleicher.

Der Schreibadressengenerator dient mit jedem Schreibtakt zur Erzeugung von Schreibadressen und der Leseadressengenerator mit jedem Lesetakt zur Erzeugung von Leseadressen. Der Schreib- und der Leseadressengenerator sind zur Erzeugung von Adressen in einer zyklischen Reihenfolge vorgesehen sind.

Die Subtraktionsschaltung dient zur Bildung eines Subtraktionswertes durch Subtraktion der Leseadresse von der Schreibadresse.

Der Vergleicher ist nach Erreichen des Subtraktionswertes unter einen Schwellwert zur Sperrung des Leseadressengenerators für einen Lesetakt vorgesehen.

Der Schreibadressengenerator erzeugt bei jedem Schreibtakt eines Schreibtaktsignals eine neue Schreibadresse. Dabei wird von Schreibtakt zu Schreibtakt die Schreibadresse um eine vorgegebene Einheit verändert. Beispielsweise wird bei jedem Schreibtakt die Schreib-
 5 adresse um die Zahl "1" erhöht. Der Schreibadressengenerator durchläuft bei der Erzeugung von Schreibadressen einen bestimmten Zyklus, so daß Schreibadressen wiederholt erzeugt werden. Die Anzahl der Schreibadressen eines Zyklus hängt von der Größe des Vorpuffers ab. Das gleiche gilt für den Leseadressengenerator, der bei jedem Lesetakt eines Lesetaktsignals eine neue Leseadresse bildet.

Die in der Steuerschaltung enthaltene Subtraktionschaltung subtrahiert die Leseadresse von der Schreib-
 15 adresse mit jedem Lesetakt und erzeugt einen Subtraktionswert. Dieser Subtraktionswert wird in einem Vergleich mit einem Schwellwert verglichen. Ist der Subtraktionswert kleiner als der Schwellwert wird positiv gestopft. Die positive Stopfung wird durch eine Sper-
 20 rung des Leseadressengenerators für einen Lesetakt erreicht, d. h. es wird für einen Lesetakt die Zuführung des Lesetaktsignals vom Leseadressengenerator unterbun-
 25 den. Der Schwellwert entspricht dem unteren Füllstand des Vorpuffers.

Eine negative Stopfung kann nur dann vorgenommen werden, wenn das dem Vorpuffer gelieferte ankommende Signal eine Datenlücke aufweist. Bei einer Datenlücke wird der Schreibadressengenerator angehalten, d. h. die Lieferung des Schreibtaktsignals wird unterbrochen.
 30 In diesem Fall werden keine weiteren Daten im Vorpuffer gespeichert. Der Leseadressengenerator erzeugt jedoch weiterhin Leseadressen, wodurch Daten aus dem Vorpuffer ausgelesen werden. Ist der Schwellwert erreicht, wird der Leseadressengenerator ebenfalls angehalten. Diese Unterbrechung der Erzeugung von Lese-
 35 adressen wird beendet, wenn wieder Daten in den Vorpuffer geschrieben werden und der Subtraktionswert mindestens den Schwellwert erreicht. Die Schreibunterbrechung in den Vorpuffer hat dabei mindestens einen Lesetakt länger gedauert als die Unterbrechung der Auslesung aus dem Vorpuffer. Diese Vorgehensweise bewirkt während einer Datenlücke eine negative Stop-
 40 fung. Die Größe des Vorpuffers muß mindestens so ausgelegt werden, daß während zwei aufeinanderfolgender Datenlücken kein Überlauf des Vorpuffers vorkommt.

Die Schaltungsanordnung kann zur Verarbeitung von STM-1-Signalen dienen. In dem Vorpuffer werden dann Daten dieses STM-1-Signals gespeichert. Das STM-1-Signal enthält SOH-Daten (SOH = Section Overhead), die in den Zeilen 1 bis 9 jeweils in den Spalten 1 bis 3 und 5 bis 9 des STM-1-Rahmens untergebracht sind. In der Zeile 4 jeweils in den Spalten 1 bis 9 sind AU-Pointer abgelegt, die auf den Anfang einer Verwaltungseinheit AU-4 oder AU-3 hinweisen und Stopfdaten enthalten können. Die SOH-Daten beinhalten Steuerungs- und Fehlererkennungsinformationen. In den Vorpuffer werden nur Daten eingeschrieben, die außerhalb des SOH-Bereiches liegen. Daher enthält die Anpassungsschaltung einen Empfangs-Rahmenzähler, der bei SOH-Daten des STM-1-Signals mit Ausnahme der AU-Pointer zur Sperrung des Schreibadressengenerators vorgesehen ist. Wenn die SOH-Daten vorliegen wird also keine Schreibadresse im Schreibadressengenerator erzeugt. Während des Auftretens der SOH-Daten liegt
 65 also eine Datenlücke vor.

Der Empfangs-Rahmenzähler kann zusätzlich noch zur Erzeugung einer Au-Pointer-Kennung verwendet

werden, wenn der Anfang des AU-Pointers erkannt wird. Diese AU-Pointer-Kennung kann in dem Vorpuffer zwischengespeichert werden und einer nachfolgenden Anpassungsschaltung zur Verfügung gestellt werden, die dadurch keinen Rahmenzähler benötigt.

Jede Verwaltungseinheit AU-3 und jeder dazugehörige AU-Pointer sind abwechselnd in den STM-1-Rahmen eingesetzt. Es sind folglich drei Bereiche vorhanden, die abwechselnd im STM-1-Rahmen auftauchen. Zur Kennzeichnung eines Bereiches kann der Empfangs-Rahmenzähler zusätzlich noch einen Bereichs-
 10 zähler enthalten, der jeweils einen Bereich angibt, und dessen Zählerinhalt auch im Vorpuffer zwischengespeichert und der nachfolgenden Anpassungsschaltung geliefert werden kann.

Die Schaltungsanordnung ist bei einer Sperrung des Leseadressengenerators noch zur Lieferung einer Stopfinformation vorgesehen. In diesem Fall liegt eine positive Stopfung — also keine Daten — vor. Eine angeschlossene Anpassungsschaltung kann diese Stopfinformation auswerten und Stopfdaten in die vorgegebenen Stellen in das Signal einfügen.

Es kann während des Betriebes der Schaltungsanordnung z. B. vorkommen, daß der Generator für das Lesetaktsignal defekt wird. Beispielsweise kann die Frequenz des Lesetaktsignals sehr viel größer sein als im Normalfall. In diesem Fall wird häufiger ein Datenunterlauf des Vorpuffers vorkommen. Zur Feststellung eines Vorpufferüberlaufes oder eines -unterlaufes enthält die Steuerschaltung ein Register und eine Fehlerauswerteschaltung. Das Register ist zur Zwischenspeicherung der vom Vergleich zu liefernden Subtraktionswerte während eines Lesetaktes bestimmt und die Fehlerauswerteschaltung ist zur Ermittlung eines Vorpufferüberlaufes oder eines -unterlaufes aus dem vom Vergleich zu liefernden Subtraktionswert und aus dem vom Register zu liefernden Subtraktionswert vorgesehen.

Für die Anpassung eines STM-1-Signales genügt ein Vorpuffer mit vier Speicherplätzen für Daten mit einer Länge von 1 Byte. Der Lese- und der Schreibadressengenerator können in diesem Fall als modulo-4-Zähler ausgebildet sein.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Figuren näher erläutert. Es zeigt

Fig. 1 eine schematische Darstellung des STM-1-Rahmens mit einem VC-4-Container,

Fig. 2 ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung.

Übertragungssysteme, die Signale der synchronen digitalen Hierarchie übertragen, weisen z. B. Sende- und Empfangsschaltungen (Endgeräte) auf, in denen Schaltungsanordnungen Frequenz- und/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Signal ausgleichen. Das ankommende Signal wird dabei an ein lokales Taktsignal oder Lesetaktsignal angepaßt. Mit einem solchen Übertragungssystem wird beispielsweise ein STM-1-Signal übertragen. Dieses STM-1-Signal ist nach Rahmen strukturiert und in der CCITT-Empfehlung G 709 näher erläutert. Im folgenden sollen die für die Erfindung wesentlichen Teile des STM-1-Rahmenaufbaues erläutert werden.

Die Struktur eines STM-1-Rahmens ist in Fig. 1a schematisch dargestellt. Der Rahmen besteht aus 270 Spalten und 9 Zeilen (pro Zeile 270 Bytes). In den Zeilen 1 bis 3 und 5 bis 9, jeweils in den Spalten 1 bis 9 ist der sogenannte "Section Overhead" (SOH) für Steuerungs- und Fehlererkennungsinformationen, in der vierten Zei-

le von Spalte 1 bis 9 ist eine Verwaltungseinheit, die als "AU-Pointer" (AU-P) bezeichnet wird, und in den restlichen Spalten und Zeilen die eigentliche Nutzinformation, die "STM-1-Payload" (P) untergebracht. Wie Fig. 1b zeigt, ist in der STM-1-Payload beispielsweise ein virtueller Container VC-4 (in einer Verwaltungseinheit AU-4) untergebracht, der aus einem Nutzinformationsbereich und einem Steuerungsbereich POH (Path Overhead) besteht. Es können beispielsweise auch drei Verwaltungseinheiten AU-3 im STM-1-Rahmen eingefügt sein. Unter einem Container wird hierbei die Grundverpackungseinheit für Nutzsignale verstanden. In einem solchen Container können noch weitere Container untergebracht werden.

Ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung wird im folgenden anhand der Fig. 2 erläutert, die einen Vorrpuffer 1, eine Steuerschaltung 2, eine Synchronisationsschaltung 3 und einen Empfangs-Rahmenzähler 4 enthält. Die Daten des ankommenden STM-1-Signals werden dem Vorrpuffer 1 und der Synchronisationsschaltung 3 geliefert.

Die oben genannten Schaltelemente 1 bis 4 der Schaltungsanordnung können Teile einer anwendungsspezifischen integrierten Schaltung oder Prozessorelemente sein, die mittels spezieller Entwurfssprachen an einem Rechner entworfen werden. Die Funktion einer solchen Schaltung läßt sich daher einfacher über Zustands- oder Programmabläufe erläutern.

Die Synchronisationsschaltung 3 läßt sich durch folgenden Zustandsablauf beschreiben:

1. Ermittlung des Rahmenanfangs eines STM-1-Rahmens aus den ersten sechs Bytes ($3 \cdot A1$, $3 \cdot A2$);
2. Erzeugung eines Setzsignals, wenn Rahmenanfang erkannt;
3. Zuführung des Setzsignals zu dem Empfangs-Rahmenzähler 4.

Im STM-1-Rahmen sind die ersten sechs Bytes in der ersten Zeile zur Kennzeichnung des Rahmenanfangs bestimmt. Die ersten drei Bytes werden mit dem Zeichen A1 und die Bytes 4 bis 6 mit dem Zeichen A2 gekennzeichnet. Hat die Synchronisationsschaltung 3 diese Bytes ermittelt, ist der Rahmenanfang des STM-1-Rahmens gefunden. Dann wird ein Setzsignal erzeugt, daß dem Empfangs-Rahmenzähler 4 zugeführt wird. Die Synchronisationsschaltung 3 erhält noch ein Schreibtaktsignal ST, welches von einem hier nicht dargestellten Schaltungselement erzeugt wird, welches das Schreibtaktsignal aus dem Datenstrom des STM-1-Signals gewonnen hat.

Der Empfangs-Rahmenzähler 4, der ebenfalls das Schreibtaktsignal ST erhält, läßt sich durch folgenden Zustandsablauf erläutern:

1. Bei dem Setzsignal von der Synchronisationsschaltung 3 wird der Zählerinhalt eines Hauptzählers auf einen Startwert gesetzt;
2. Erhöhung des Zählerinhaltes des Hauptzählers bei jedem Schreibtakt;
3. Sperrung eines Freigabesignals bei SOH-Daten;
4. Erzeugung einer AU-Pointer-Kennung, wenn Anfang des AU-Pointers erkannt;
5. Ein Bereichszähler (modulo-3-Zähler) wird bei Erhalt des Setzsignals von der Synchronisationsschaltung 3 auf einen Startwert gesetzt;
6. Erhöhung des Zählerinhaltes (Bereichskennung)

des Bereichszählers mit jedem Schreibtakt.

Nach Empfang eines Setzsignales von der Synchronisationsschaltung 3 wird der Zählerinhalt eines Hauptzählers auf einen Startwert gesetzt. Mit jedem Schreibtakt wird im folgenden der Zählerinhalt des Hauptzählers um eine Einheit erhöht. Dieser Zählerinhalt gibt die Nummer eines Bytes in STM-1-Rahmen an. Von dem Empfangs-Rahmenzähler 4 wird nur dann ein Freigabesignal für die Steuerschaltung 2 erzeugt, wenn keine SOH-Daten vorhanden sind. Sonst ist das Freigabesignal gesperrt. Des weiteren erzeugt der Empfangs-Rahmenzähler 4 eine AU-Pointer-Kennung wenn der Anfang des AU-Pointers (Zeile 4, Spalten 1 bis 9) erkannt ist. Diese AU-Pointer-Kennung wird dem Vorrpuffer 1 zugeführt.

Jede Verwaltungseinheit AU-3 und jeder dazugehörige AU-Pointer sind abwechselnd in den STM-1-Rahmen eingesetzt. Es sind folglich drei Bereiche vorhanden, die abwechselnd im STM-1-Rahmen auftauchen. Zur Kennzeichnung eines Bereiches ist ein Bereichszähler in dem Empfangs-Rahmenzähler 4 vorhanden, der ein modulo-3-Zähler ist, und der bei Erhalt des Setzsignales von der Synchronisationsschaltung 3 auf einen Startwert gesetzt wird. Mit jedem Schreibtakt wird der Zählerinhalt des Bereichszählers erhöht. Dem Vorrpuffer 1 wird ebenfalls der Zählerinhalt des Bereichszählers zugeführt. Diese Daten werden im Vorrpuffer 1 zwischengespeichert und können in einer nachgeordneten Anpassungsschaltung verwendet werden.

Die Steuerschaltung 2 enthält einen Schreibadressengenerator 8, einen Leseadressengenerator 9, eine Subtraktionsschaltung 10, einen Vergleicher 11, ein Register 12 und eine Fehlerauswerteschaltung 13. Der Schreibadressengenerator 8 und der Leseadressengenerator 9 enthalten jeweils modulo-4-Zähler, die jeweils ab dem Zählerinhalt Null zählen. Dem Schreibadressengenerator 8 wird noch das Schreibtaktsignal und dem Leseadressengenerator 9 das Lesetaktsignal zugeführt. Mit jedem Schreibtakt bzw. Lesetaktsignal wird der Inhalt des Schreibadressengenerators 8 bzw. Leseadressengenerators 9 um eine Einheit erhöht. Die Schreibadressen von dem Schreibadressengenerator 8 und die Leseadressen von dem Leseadressengenerator 9 werden dem Vorrpuffer 1 und der Subtraktionsschaltung 10 zugeführt. Dem Vorrpuffer 1 werden noch für den Schreibvorgang das Schreibtaktsignal und für den Lesevorgang das Lesetaktsignal geliefert. Mit jedem Schreibtakt werden die Daten des STM-1-Signals, die AU-Pointer-Kennung und die Bereichskennung in den Vorrpuffer geschrieben, wenn eine Schreibadresse anliegt. Eine Schreibadresse wird von dem Schreibadressengenerator 8 nur dann erzeugt, wenn die Erzeugung durch das von dem Empfangs-Rahmenzähler 4 erzeugte Freigabesignal vorgegeben ist. Aus dem Vorrpuffer 1 werden die Daten, die AU-Pointer-Kennung und die Bereichskennung ausgelesen, wenn ein Lesetaktsignal und eine Leseadresse anliegt. Der Vorrpuffer 1 ist jeweils so ausgelegt, daß er vier Speicherplätze für Daten, vier Speicherplätze für die AU-Pointer-Kennung und vier Speicherplätze für die Bereichskennung enthält.

Die Subtraktionsschaltung 10 subtrahiert die Leseadresse von der Schreibadresse und bildet einen Subtraktionswert, der dem Vergleicher 11 zugeführt wird. Der Vergleicher 11 erzeugt ein Freigabesignal für den Leseadressengenerator 9, das gesperrt wird, wenn der Subtraktionswert einen Schwellwert erreicht oder unterschreitet. Dieser Schwellwert beträgt beim Ausfüh-

rungsbeispiel "1". Wird das Freigabesignal, das dem Leseadressengenerator 9 zugeführt wird, gesperrt, erzeugt der Leseadressengenerator 9 keine Leseadresse. Durch die Sperrung des Leseadressengenerators 9 werden während eines Lesetaktes keine Daten aus dem Vorpuffer 1 ausgelesen. Dies entspricht einem positiven Stopfvorgang.

Ein negativer Stopfvorgang kann nur während des Auftretens von SOH-Daten durchgeführt werden. Während des Auftretens der SOH-Daten wird der Schreibadressengenerator 8 von dem Empfangs-Rahmenzähler 4 gesperrt. Der Schreibadressengenerator 8 wird nicht während des Auftretens der AU-Pointer (Zeile 4, Spalten 1 bis 9) gesperrt. Dadurch werden keine Daten mehr in den Vorpuffer 1 geschrieben, und es erfolgt ein Entleeren des Vorpuffers. Durch das Entleeren des Vorpuffers 1 wird der Schwellwert erreicht und daraufhin ein Sperrsignal von dem Vergleichler 11 erzeugt und der Leseadressengenerator 9 angehalten. Nach dem Ende der SOH-Daten wird der Schreibadressengenerator 8 über das Freigabesignal vom Empfangs-Rahmenzähler 4 freigegeben. Der Vorpuffer 1 kann sich im folgenden mit Daten auffüllen. Stellt der Vergleichler 11 fest, daß der Schwellwert überschritten ist, gibt dieser den Leseadressengenerator frei.

Der Vorpuffer 1 kann nur eine bestimmte Anzahl von Daten aufnehmen. Wenn die Daten schneller eingeschrieben als ausgelesen werden (Schreibtakt signal hat höhere Frequenz als Lesetaktsignal), wird, wenn der Schreibadressengenerator nicht angehalten wird, ein Überlauf des Vorpuffers 1 erfolgen. Da der Schreibadressengenerator 8 nur während des Auftretens der SOH-Daten angehalten werden kann, muß der Vorpuffer so dimensioniert werden, daß bei den zulässigen Frequenzschwankungen zwischen Lesetakt- und Schreibtaktsignal kein Überlauf stattfinden kann. Ein negativer Stopfvorgang kann also erst während des Auftretens einer Datenlücke (während des Auftretens der SOH-Daten) vorgenommen werden. Im Gegensatz dazu kann ein positiver Stopfvorgang (Frequenz des Schreibtaktsignals ist kleiner als Frequenz des Lesetaktsignals) während des Auftretens der Daten vorgenommen werden.

Bei einem negativen Stopfvorgang wird während neun Schreibtakten ein Schreiben des Vorpuffers 1 verhindert und während acht Takten ein Auslesen des Vorpuffers 1 verhindert. Es wird also einmal mehr ausgelesen als im Normalfall.

Das Lesetaktsignal wird von einem in der Regeneratorschaltung befindlichen lokalen Oszillator erzeugt. Bei einem Defekt dieses Oszillators kann beispielsweise das Lesetaktsignal eine wesentlich andere Frequenz aufweisen, so daß ein Datenverlust eintreten kann. Dies geschieht beispielsweise bei einem Über- oder Unterlauf des Vorpuffers 1. Um einen solchen Über- bzw. Unterlauf feststellen zu können, ist das Register 12 und die Fehlerauswerteschaltung 13 vorgesehen. Im Register 12 wird der Subtraktionswert während eines Lesetaktes gespeichert. Die Fehlerauswerteschaltung 13 empfängt den aktuellen Subtraktionswert und den um einen Lesetakt verzögerten Subtraktionswert vom Register 12. In der Fehlerauswerteschaltung 13 werden diese Signale mittels einer Vergleichsschaltung miteinander verglichen. Überschreiten die Signale bestimmte Schwellwerte, wird ein Vorpufferunter- bzw. -überlauf festgestellt und ausgegeben. Die beiden Schaltelemente 12 und 13 erhalten noch das Lesetaktsignal LT.

Patentansprüche

1. Schaltungsanordnung zum Ausgleich von Frequenzund/oder Phasenschwankungen zwischen einem ankommenden und einem abgehenden Daten und Datenlücken enthaltenden Signal mit einem Vorpuffer (1) zur Zwischenspeicherung der Daten des ankommenden Signals und mit einer Steuerschaltung (2), die bei Erreichen eines vorgegebenen unteren Füllstandes des Vorpuffers (1) zur Einfügung von positiven Stopfdaten in das vom Vorpuffer (1) abgehende Signal und zur Lieferung von Stopfinformationen vorgesehen ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (2) einen Schreibadressengenerator (8), einen Leseadressengenerator (9), eine Subtraktionsschaltung (10) und einen Vergleichler (11) enthält, daß der Schreibadressengenerator (8) mit jedem Schreibtakt zur Erzeugung von Schreibadressen und der Leseadressengenerator (9) mit jedem Lesetakt zur Erzeugung von Leseadressen dient, daß der Schreib- und der Leseadressengenerator (8, 9) zur Erzeugung von Adressen in einer zyklischen Reihenfolge vorgesehen sind, daß die Subtraktionsschaltung (10) zur Bildung eines Subtraktionswertes durch Subtraktion der Leseadresse von der Schreibadresse dient und daß der Vergleichler (11) nach Erreichen des Subtraktionswertes unter einen Schwellwert zur Sperrung des Leseadressengenerators (9) für einen Lesetakt vorgesehen ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Vorpuffer (1) zur Zuführung von Daten eines STM-1-Signals dient und daß ein Empfangs-Rahmenzähler (4) bei SOH-Daten des STM-1-Signals mit Ausnahme der AU-Pointer zur Sperrung des Schreibadressengenerators (8) vorgesehen ist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß bei einer Sperrung des Leseadressengenerators (9) der Vergleichler (11) zur Lieferung einer Stopfinformation vorgesehen ist.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 2 bis 4, dadurch gekennzeichnet, daß ein Register (12) zur Zwischenspeicherung der vom Vergleichler (11) zu liefernden Subtraktionswerte während eines Lesetaktes bestimmt ist und daß eine Fehlerauswerteschaltung (13) zur Ermittlung eines Vorpufferüberlaufes oder eines -unterlaufes aus den vom Vergleichler (11) zu liefernden Subtraktionswert und aus dem vom Register (12) zu liefernden Subtraktionswert vorgesehen ist.
6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Vorpuffer (1) vier Speicherplätze für Daten mit einer Länge von einem Byte enthält und daß der Lese- und der Schreibadressengenerator (8, 9) als modulo-4-Zähler ausgebildet sind.

- Leerseite -




FIG. 2




FIG. 1a




FIG. 1b